Japanese Patent Application Laid-Open No. 2-307123

WHAT IS CLAIMED IS

A computer including an external memory which is accessible via an external bus and an instruction cache memory which is accessible without using an external bus, comprising:

a first instruction reading-in function for accessing the instruction cache memory and for accessing the external memory via the external bus only when missed in hitting;

a second instruction reading-in function for accessing the instruction cache memory and the external memory simultaneously to use a value of the cache memory when the instruction cache memory has been hit while using a value of the external memory when the instruction cache memory has not been hit;

a predicting function for predicting hit/miss-hit of the instruction cache memory form the history of the past hit of the instruction cache memory; and

a third instruction reading-in function for reading in an instruction using the first instruction reading-in function when hit has been predicted while reading in an instruction using the second instruction reading-in function when miss-hit has been predicted.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02307123 A

(43) Date of publication of application: 20.12.90

(51) Int. Cl G06F 9/38 G06F 12/08

(21) Application number: 01129141

(22) Date of filing: 22.05.89

(71) Applicant:

NEC CORP

(72) Inventor:

NARIMATSU HIROSHI NEGI KATSUHIKO


(54) COMPUTER

(57) Abstract:

PURPOSE: To eliminate the useless time required for the access to an external memory and at the same time to decrease the useless external access frequency by selecting a simultaneous state with the access to an instruction cache or a mishit state of this cache when an access is given to the external memory.

CONSTITUTION: When the hit is estimated for the access of this time, an access is first given to an instruction cache memory 1 only. Then an external bus using request signal is outputted to a bus arbitrating circuit 7 only when the access has a mishit to the memory 1. Then an address is outputted to an external address bus 3 and an access is given to an external memory 2. When the mishit of the access is estimated, an access is given to the memory 1 and at the same time an address is outputted to the bus 3 to have an access to the memory 2. Thus it is possible to reduce the useless time required for reading the data on the memory 2 and at the same time to decrease the useless application frequency of the bus 3.

COPYRIGHT: (C)1990,JPO&Japio



⑩日本国特許庁(JP)

1D 特許出願公開

⑩公開特許公報(A)

平2-307123

@Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成2年(1990)12月20日

G 06 F 9/38 12/08 310 A

7361-5B 7010-5B

審査請求 未請求 請求項の数 1 (全5頁)

劉発明の名称 計算機

②特 頭 平1-129141

②出 願 平1(1989)5月22日

@発明者 成 松

宏 東

東京都港区芝5丁目33番1号 日本電気株式会社内

@発明者 根木

勝彦

東京都港区芝5丁目33番1号 日本電気株式会社内

▶ 東

東京都港区芝5丁目7番1号

切出 顋 人 日本電気株式会社 190代 理 人 弁理士 内 原 晋

明報音

発明の名称

計算機

特許請求の銃囲

外部のバスを経由してアクセス可能な外部メモリと、外部のバスを使用せずにアクセスできる命令用キャッシュメモリとを有する計算機において

命令用キャッシュメモリをアクセスし、ミスヒットした時のみ外部パスを経由して外部メモリをアクセスする第1の命令読み込み機能と、

命令用キャッシュメモリと外部メモリとを関時にアクセスし、命令用キャッシュメモリがヒット した時はキャッシュメモリの値を、ヒットしなかった時には外部メモリの値を使用する第2の命令 読み込み過能と、

命令用キャッシュメモリの過去のヒットの履歴 から命令用キャッシュメモリのヒット/ミスヒッ

トを予測する予測機能と、

ヒットと予測した時には上記第1の命令読み込み機能を使用して命令を読み込み、ミスヒットと 予測した時には上記第2の命令読み込み機能を使 用して命令を読み込む第3の命令読み込み機能を 有して成ることを特徴とする計算機。

発明の詳細な説明

〔産業上の利用分野〕

本売明は計算機に関し、特に命令用キャッシュ メモリを有する計算機に関する。

〔従来の技術〕

従来の、命令用キャッシュメモリを有する計算機では、読み込むべき命令のある有効なアドレスを得た後、次のいずれかの方式で命令を読み込んでいた。

すなわち、第1の方式は、まず命令用キャッシュメモリをアクセスし、ヒットすればそのデータを読み込み、ヒットしなければ外部バスを抵由して外部のメモリを読み込む。第3因は、この動作

特閒平2-307123 (2)

のミスヒットした場合のタイミングチャート、第 5 図は従来の技術による命令用キャッシュメモリ の構成を示すブロック図である。

第二の方式は、命令用キャッシュメモリをアク セスするのと同時に、外部バスを経由して外部メ モリもアクセスし、キャッシュメモリがヒットし た時にはキャッシュメモリのデータを読み込み、 ミスヒットした時には外部メモリのデータを読み 込む。第4回は、この動作のタイミングチャート である。以下第5回と併せて説明する。

(発明が解決しようとする課題)

上述した、命令用キャッシュを有する計算機で は、第一の方式のものではキャッシュにヒットし

上述した従来の命令用キャッシェを有する針算機に対して、本発明の計算機では第一の方式と第二の方式との両方の方式が利用可能で、場合に応じてそれらを使い分けるという相違点を有する。 (課題を解決するための手段)

本発明の計算機は、外部のバスを疑由してアクセス可能な外部メモリと、外部のバスを使用せずにアクセスできる命令用キャッシュメモリとを有する計算機において、

命令用キャッシュメモリをアクセスし、ミスヒットした時のみ外部バスを経由して外部メモリを アクセスする第1の命令読み込み機能と、

命令用キャッシュメモリと外部メモリとを同時にアクセスし、命令用キャッシュメモリがヒット した時はキャッシュメモリの値を、ヒットしなかった時には外部メモリの値を使用する第2の命令 読み込み機能と、

命令用キャッシュメモリの過去のヒットの質屈 から命令用キャッシュメモリのヒット/ミスヒットを予測する予測機能と、

ヒットと予認した時には上記第1の命令技み込み機能を使用して命令を読み込み、ミスヒットと 予測した時には上記第2の命令読み込み機能を使用して命令を読み込む第3の命令読み込み機能を 有して権成される。

(実施例).

第1回は本見明の第1の実施例の命令用キャッシュメモリの構成を説明する図である。この実施 例では、説明を簡単にするためにキャッシュメモ リに対する書込み動作に関する部分は省いてある。

命令用キャッシュメモリ1は命令肢み込み用ア ドレス信号9を入力しヒットすれば、データを配 雄16に出力し、ヒット信号10を出力する。ト ライステートバッファラは、バッファ駆動信号1 3がアクティブである時に命令読み込みアドレス 信号を外部アドレスバス3に出力する。外部バス は外部アドレスパス3と外部データパス14とか らなる。外部バスは、トライステートバッファラ 以外の物ともつながれているかもしれないので、 使用する前に外部バスの確保を行なわなければな らない。それを行なうのがバス関停回路でである。 制御回路6が外部バスの使用を要求するために外 部パス要求信号11をアクティブにすると、パス 調停回路では他からの要求や使用状況とあらかじ め決められている優先順位に基づいて、外部バス 使用許可信号12が出力される。 図を分りやすく するために、バス調停回路7が他からの要求や使 用状況を知るための構成は、第1回にはかかれて

いない.

本実施例では、命令用キャッシュメモリへの書込みは、ミスヒットしたデータのみで先接み(キャッシュメモリがCPUの動作を予測し、読み込み要求が出ていないデータを前もって読み込んでおくこと)は行なわないものとする。

このような状況で命令キャッシュがヒットする のは、プログラムがループにかかった場合が多い

と考えられる。ここでキャッシュのヒット予測のアルゴリズムとして次のものを使用する。ある命令読み込みのアクセスで、命令用キャッシュがヒットすれば、次の命令読み込みアクセスでキャッシュはヒットするであろうと予測し、ミスヒットすれば、次もミスヒットするであろうと予測する。

では、 のかよって、 ののでは、 ののででは、 ののででは、 ののでは、 キャッシュメモリのデータをCPUに送るとともに、外部メモリのアクセスを中断する。キャッシュメモリがミスヒットすれば外部メモリのデータをCPUに送る、すなわち、第4図に示す動作をする。

第2回は、本発明の第2の実施例の命令用キャッシュメモリの構成を説明する図である。

第1因に示した第1の実施例との相違点のみ説明する。

そのかけれています。 でのかけれている。 でのかけれている。 でのかけれている。 でのではいる。 でである。 でである。 でである。 でである。 でではいる。 でいる。 でい。 でいる。

独刚平2-307123(4)

セスと同じプロックをアクセスした場合にはヒッ 、異なるブロックのアクセスで ると予測する ュにヒッ 前回のブロッ 時には であった ミスヒ 7 1 ٤ 時にはミスヒットすると予測する。これ以外の動 作は第1の実施例と関じである

(発明の効果)

以上説明したように本発明は、外部メモリのア クセスの命令用キャッシュのアクセスと同時ある いは命令用キャッシュメモリがミスヒットした E ずれかを選択でき るよ うにし 高い時には命令用キャッシュメモリのアク ットだった時だけ外部メモリをアク ミスヒ する確率が高い時には ュメモリのアクセスと同時に外部 クセスすることによっ τ がミスヒットした時でも 余計な時間が少なく、 読み込むのにかかる 不必要な外部バスの使用が少ない計算機を構 成できるという効果がある。

図面の簡単な説明

第1因は本発明の第1の実施例の構成を示すブ 第2回は第2の実施例の構成を示すブ 第3団は命令用キャッシュのミスヒッ たのち外部メモリをアクセスする動作のタイ 、第4図は命令用キャッシュメモ - F ッシュメモリアクセスと同時に外部メモ セスしに行く動作のタイミングチャート 図は従来の技術による命令用や りの構成を示すプロック図である

ッシュメモリ、2…外部メモリ、 レスパス、5…トライステー 7 … バス調停固路 8 サ、9…命令読み込みアドレス マルチアレク 0…ヒット信号、11…外部バス要求信 2 … 外部パス使用許可信号、 13 ... バッフ 15 14・17…外部データバス 20 ... * * 19…配線、 18 予测回路. 晋

代理人 弁理士 内 原

